Carry Look Ahead Adder - วงจรตารางความจริงและการใช้งาน

ลองใช้เครื่องมือของเราเพื่อกำจัดปัญหา





ระบบดิจิทัลประเภทต่างๆสร้างขึ้นจากการกำหนดค่าเครือข่ายพื้นฐานเพียงไม่กี่ประเภทเช่น AND gate, NAND gate, หรือ gate เป็นต้น…วงจรพื้นฐานเหล่านี้ถูกใช้ซ้ำแล้วซ้ำอีกในชุดโทโพโลยีต่างๆ นอกเหนือจากการแสดงตรรกะแล้วระบบดิจิทัลยังต้องจัดเก็บเลขฐานสอง สำหรับเซลล์หน่วยความจำเหล่านี้เรียกอีกอย่างว่า รองเท้าแตะ' s ได้รับการออกแบบ เพื่อทำหน้าที่บางอย่างเช่นการเพิ่มไบนารี ดังนั้นเพื่อทำหน้าที่ดังกล่าวการรวมกันของ ประตูตรรกะ และ FLIP-FLOP ได้รับการออกแบบบน IC แบบชิปตัวเดียว IC เหล่านี้เป็นส่วนประกอบสำคัญของระบบดิจิทัล หนึ่งในหน่วยการสร้างดังกล่าวที่ใช้สำหรับการเพิ่มไบนารีคือ Carry Look-forward Adder

Carry Look-forward Adder คืออะไร?

คอมพิวเตอร์ดิจิทัลต้องมีวงจรที่สามารถดำเนินการทางคณิตศาสตร์เช่นการบวกการลบการคูณและการหาร ในจำนวนนี้การบวกและการลบเป็นการดำเนินการขั้นพื้นฐานในขณะที่การคูณและการหารเป็นการบวกและการลบซ้ำ ๆ ตามลำดับ




ในการดำเนินการเหล่านี้ 'วงจร Adder' จะดำเนินการโดยใช้ลอจิกเกตพื้นฐาน วงจรแอดเดอร์ ได้รับการพัฒนาเป็น Half-adder, Full-adder, Ripple-carry Adder และ Carry Look-forward Adder

ในบรรดา Carry Look-forward Adder เหล่านี้คือวงจร adder ที่เร็วกว่า ช่วยลดความล่าช้าในการแพร่กระจายซึ่งเกิดขึ้นระหว่างการเพิ่มโดยใช้วงจรฮาร์ดแวร์ที่ซับซ้อนมากขึ้น ได้รับการออกแบบโดยการแปลงวงจร Adder ที่มีการกระเพื่อมเพื่อให้ตรรกะการพกพาของแอดเดอร์เปลี่ยนเป็นตรรกะสองระดับ



4-Bit Carry Look-forward Adder

ในแอดเดอร์แบบขนานเอาต์พุตพกพาของแอดเดอร์เต็มแต่ละตัวจะได้รับเป็นอินพุตพกพาไปยังสถานะลำดับที่สูงขึ้นถัดไป ดังนั้นแอดเดอร์เหล่านี้จึงไม่สามารถสร้างแคปและผลรวมของสถานะใด ๆ ได้เว้นแต่จะมีอินพุตพกพาสำหรับสถานะนั้น

ดังนั้นเพื่อให้การคำนวณเกิดขึ้นวงจรจะต้องรอจนกว่าบิตพกพาจะแพร่กระจายไปยังทุกสถานะ สิ่งนี้ทำให้เกิดความล่าช้าในการแพร่กระจายในวงจร


4-bit-Ripple-Carry-Adder

4-bit-Ripple-Carry-Adder

พิจารณาวงจร adder พกพาระลอก 4 บิตด้านบน ที่นี่คุณสามารถสร้างผลรวม S3 ได้ทันทีที่ได้รับอินพุต A3 และ B3 แต่ไม่สามารถคำนวณ carry C3 ได้จนกว่าจะใช้บิตพกพา C2 ในขณะที่ C2 ขึ้นอยู่กับ C1 ดังนั้นเพื่อให้ได้ผลลัพธ์ที่คงที่ในขั้นสุดท้ายการพกพาจะต้องเผยแพร่ผ่านทุกสถานะ ซึ่งจะเพิ่มความล่าช้าในการแพร่กระจายของวงจร

ความล่าช้าในการแพร่กระจายของ adder คำนวณเป็น 'ความล่าช้าในการแพร่กระจายของแต่ละประตูคูณจำนวนขั้นตอนในวงจร' สำหรับการคำนวณบิตจำนวนมากจะต้องเพิ่มขั้นตอนมากขึ้นซึ่งจะทำให้การหน่วงเวลาแย่ลงมาก ดังนั้นเพื่อแก้ไขสถานการณ์นี้จึงได้มีการแนะนำ Carry Look-forward Adder

เพื่อให้เข้าใจการทำงานของ Carry Look-forward Adder, Carry Look-forward Adder 4 บิตได้อธิบายไว้ด้านล่าง

4-bit-Carry-Look-forward-Adder-Logic-Diagram

4-bit-Carry-Look-forward-Adder-Logic-Diagram

ในแอดเดอร์นี้อินพุตการดำเนินการในทุกขั้นตอนของแอดเดอร์นั้นไม่ขึ้นอยู่กับบิตพกพาที่สร้างขึ้นในขั้นตอนอิสระ ที่นี่ผลลัพธ์ของสเตจใด ๆ ขึ้นอยู่กับบิตที่เพิ่มในขั้นตอนก่อนหน้าและอินพุตการดำเนินการที่ให้ไว้ในขั้นตอนเริ่มต้น ดังนั้นวงจรในขั้นตอนใด ๆ จึงไม่ต้องรอการสร้างบิตจากขั้นตอนก่อนหน้าและสามารถประเมินบิตพกพาได้ตลอดเวลา

ตารางความจริงของการพกพา Adder มองไปข้างหน้า

สำหรับการรับตารางความจริงของแอดเดอร์นี้จะมีการแนะนำคำศัพท์ใหม่สองคำ - ดำเนินการสร้างและดำเนินการเผยแพร่ สร้าง Gi = 1 เมื่อใดก็ตามที่มีการสร้าง Ci + 1 ขึ้นอยู่กับอินพุต Ai และ Bi Gi คือ 1 เมื่อทั้ง Ai และ Bi เป็น 1 ดังนั้น Gi จึงคำนวณเป็น Gi = Ai ไบ.

Carry ขยายพันธุ์ Pi มีความเกี่ยวข้องกับการแพร่กระจายของการพกพาจาก Ci ไปยัง Ci + 1 คำนวณเป็น Pi = Ai ⊕ Bi ตารางความจริงของแอดเดอร์นี้ได้มาจากการปรับเปลี่ยนตารางความจริงของแอดเดอร์เต็ม

การใช้คำศัพท์ Gi และ Pi จะได้รับ Sum Si และ Carry Ci + 1 ดังนี้ -

  • ศรี = พี่⊕ Gi.
  • Ci + 1 = Ci.Pi + Gi

ดังนั้นจึงสามารถคำนวณบิตพกพา C1, C2, C3 และ C4 เป็น

  • C1 = C0.P0 + G0
  • C2 = C1.P1 + G1 = (C0.P0 + G0) .P1 + G1
  • C3 = C2.P2 + G2 = (C1.P1 + G1) .P2 + G2
  • C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3

สามารถสังเกตได้จากสมการที่มี Ci + 1 ขึ้นอยู่กับแครี่ C0 เท่านั้นไม่ได้ขึ้นอยู่กับบิตพกพาระดับกลาง

พกพามองไปข้างหน้า Adder-Truth-Table

พกพามองไปข้างหน้า Adder-Truth-Table

แผนภูมิวงจรรวม

สมการข้างต้นถูกนำไปใช้โดยใช้วงจรผสมสองระดับพร้อมกับ AND, OR ประตูซึ่งถือว่าประตูมีหลายอินพุต

Carry-Output-Generation-Circuit-of-Carry-Look-forward-Adder

Carry-Output-Generation-Circuit-of-Carry-Look-forward-Adder

วงจร Carry Look-forward Adder จาก 4 บิตแสดงไว้ด้านล่าง

4-bit-Carry-Look-forward-Adder-Circuit-Diagram

4-bit-Carry-Look-forward-Adder-Circuit-Diagram

วงจร Adder แบบพกพา 8 บิตและ 16 บิตสามารถออกแบบได้โดยเรียงซ้อนวงจรแอดเดอร์ 4 บิตพร้อมตรรกะการพกพา

ข้อดีของ Carry Look-forward Adder

ในแอดเดอร์นี้ความล่าช้าในการแพร่กระจายจะลดลง เอาต์พุตพกพาในทุกขั้นตอนจะขึ้นอยู่กับบิตพกพาเริ่มต้นของสเตจเริ่มต้นเท่านั้น การใช้แอดเดอร์นี้สามารถคำนวณผลลัพธ์ระดับกลางได้ แอดเดอร์นี้เป็นแอดเดอร์ที่เร็วที่สุดที่ใช้ในการคำนวณ

การใช้งาน

ตัวเพิ่ม Look-forward แบบพกพาความเร็วสูงใช้เป็น IC’s ดังนั้นจึงง่ายต่อการฝัง adder ในวงจร ด้วยการรวมการคำนวณแอดเดอร์สองตัวขึ้นไปของฟังก์ชันบูลีนบิตที่สูงขึ้นสามารถทำได้อย่างง่ายดาย ที่นี่การเพิ่มขึ้นของจำนวนประตูยังอยู่ในระดับปานกลางเมื่อใช้สำหรับบิตที่สูงขึ้น

สำหรับ Adder นี้มีการแลกเปลี่ยนระหว่างพื้นที่และความเร็ว เมื่อใช้สำหรับการคำนวณบิตที่สูงขึ้นจะให้ความเร็วสูง แต่ความซับซ้อนของวงจรก็เพิ่มขึ้นด้วยดังนั้นจึงเพิ่มพื้นที่ที่วงจรครอบครอง โดยปกติแอดเดอร์นี้จะใช้เป็นโมดูล 4 บิตซึ่งเรียงซ้อนกันเมื่อใช้สำหรับการคำนวณที่สูงขึ้น แอดเดอร์นี้มีราคาสูงกว่าเมื่อเทียบกับแอดเดอร์อื่น ๆ

สำหรับการคำนวณแบบบูลีนในคอมพิวเตอร์จะมีการใช้ส่วนเสริมเป็นประจำ Charles Babbage ใช้กลไกในการคาดการณ์บิตพกพาในคอมพิวเตอร์เพื่อลดความล่าช้าที่เกิดจากไฟล์ กระเพื่อมพก adders . ในขณะที่ออกแบบระบบความเร็วในการคำนวณเป็นปัจจัยในการตัดสินใจสูงสุดสำหรับนักออกแบบ ในปี 1957 เจอรัลด์บีโรเซนเบอร์เกอร์ได้จดสิทธิบัตร Binary Carry Look-forward Adder ที่ทันสมัย จากการวิเคราะห์ความล่าช้าของประตูและการจำลองการทดลองกำลังดำเนินการเพื่อปรับเปลี่ยนวงจรของแอดเดอร์นี้เพื่อให้เร็วยิ่งขึ้น สำหรับแอดเดอร์มองไปข้างหน้าแบบพกพา n-bit ความล่าช้าในการแพร่กระจายคืออะไรเมื่อกำหนดให้แต่ละเกตมีความล่าช้าเท่ากับ 20

เครดิตรูปภาพ

ประตูวิจัย