ทรานซิสเตอร์สนามผล (FET)

ทรานซิสเตอร์สนามผล (FET) เป็นอุปกรณ์อิเล็กทรอนิกส์ที่มีไฟล์ สนามไฟฟ้า ใช้เพื่อควบคุมการไหลของกระแสไฟฟ้า ในการใช้งานนี้ความต่างศักย์จะถูกนำไปใช้กับประตูและขั้วต้นทางของอุปกรณ์ซึ่งจะเปลี่ยนสภาพการนำไฟฟ้าระหว่างท่อระบายน้ำและขั้วต้นทางทำให้กระแสควบคุมไหลผ่านขั้วเหล่านี้

เรียก FET ทรานซิสเตอร์แบบ unipolar เนื่องจากสิ่งเหล่านี้ได้รับการออกแบบมาเพื่อทำงานเป็นอุปกรณ์ประเภทผู้ให้บริการรายเดียว คุณจะพบทรานซิสเตอร์เอฟเฟกต์สนามประเภทต่างๆ

สัญลักษณ์

สัญลักษณ์กราฟิกสำหรับ N-channel และ p-channel JFETs สามารถมองเห็นได้ในรูปต่อไปนี้

คุณสามารถสังเกตได้อย่างชัดเจนว่าเครื่องหมายลูกศรซึ่งชี้เข้าด้านในสำหรับอุปกรณ์ n-channel เพื่อระบุทิศทางที่ I_ช(กระแสประตู) ควรจะไหลเมื่อทางแยก p-n มีความเอนเอียงไปข้างหน้า

ในกรณีของอุปกรณ์ p-channel เงื่อนไขจะเหมือนกันยกเว้นความแตกต่างในทิศทางของสัญลักษณ์ลูกศร

ความแตกต่างระหว่าง FET และ BJT

ทรานซิสเตอร์ฟิลด์เอฟเฟกต์ (FET) เป็นอุปกรณ์สามขั้วที่ออกแบบมาสำหรับการใช้งานวงจรที่หลากหลายซึ่งช่วยเสริมทรานซิสเตอร์ BJT ในระดับที่ดี

แม้ว่าคุณจะพบความแปรปรวนที่สำคัญระหว่าง BJT และ JFET แต่ก็มีลักษณะการจับคู่หลายประการซึ่งจะกล่าวถึงในการอภิปรายต่อไปนี้ ความแตกต่างหลักระหว่างอุปกรณ์เหล่านี้คือ BJT เป็นอุปกรณ์ควบคุมกระแสตามรูปที่ 5.1a ในขณะที่ทรานซิสเตอร์ JFET เป็นอุปกรณ์ควบคุมแรงดันไฟฟ้าตามที่ระบุในรูปที่ 5.1b

พูดง่ายๆคือปัจจุบัน I_คในรูปที่ 5.1a เป็นฟังก์ชันทันทีของระดับ I_ข. สำหรับ FET กระแส I เป็นฟังก์ชันของแรงดันไฟฟ้า V_GSให้กับวงจรอินพุตดังแสดงในรูปที่ 5.1b

ในทั้งสองกรณีกระแสของวงจรเอาท์พุตจะถูกควบคุมโดยพารามิเตอร์ของวงจรอินพุต ในสถานการณ์หนึ่งระดับปัจจุบันและอีกระดับหนึ่งคือแรงดันไฟฟ้าที่ใช้

เช่นเดียวกับ npn และ pnp สำหรับทรานซิสเตอร์แบบสองขั้วคุณจะพบทรานซิสเตอร์ฟิลด์เอฟเฟกต์ n-channel และ p-channel แต่คุณควรจำไว้ว่าทรานซิสเตอร์ BJT เป็นอุปกรณ์สองขั้วที่คำนำหน้าบ่งชี้ว่าระดับการนำไฟฟ้าเป็นฟังก์ชันของตัวพาประจุสองตัวอิเล็กตรอนและโฮล

ในทางกลับกัน FET คือ อุปกรณ์ unipolar ซึ่งขึ้นอยู่กับการนำอิเล็กตรอน (n-channel) หรือรู (p-channel) เท่านั้น

วลี 'field-effect' สามารถอธิบายได้เช่นนี้พวกเราทุกคนตระหนักถึงพลังของแม่เหล็กถาวรในการดึงดูดตะไบโลหะเข้าหาแม่เหล็กโดยไม่ต้องสัมผัสทางกายภาพ ค่อนข้างคล้ายกันภายใน FET สนามไฟฟ้าถูกสร้างขึ้นโดยประจุที่มีอยู่ซึ่งมีอิทธิพลต่อเส้นทางการนำไฟฟ้าของวงจรเอาท์พุตโดยไม่ต้องมีการสัมผัสโดยตรงระหว่างปริมาณควบคุมและปริมาณควบคุม คุณสมบัติที่สำคัญที่สุดอย่างหนึ่งของ FET คืออิมพีแดนซ์อินพุตสูง

ตั้งแต่ขนาด 1 ถึงหลายร้อย megohms มันเหนือกว่าช่วงความต้านทานอินพุตปกติของการกำหนดค่า BJT อย่างมีนัยสำคัญซึ่งเป็นคุณลักษณะที่สำคัญอย่างยิ่งในขณะที่พัฒนาโมเดลแอมพลิฟายเออร์ ac เชิงเส้น

อย่างไรก็ตาม BJT มีความไวต่อรูปแบบต่างๆของสัญญาณอินพุตมากขึ้น ความหมายการเปลี่ยนแปลงของกระแสไฟฟ้าขาออกโดยทั่วไปสำหรับ BJT มากกว่า FET อย่างมีนัยสำคัญสำหรับการเปลี่ยนแปลงแรงดันไฟฟ้าขาเข้าในปริมาณเท่ากัน

ด้วยเหตุนี้แรงดันไฟฟ้า ac มาตรฐานที่เพิ่มขึ้นสำหรับแอมพลิฟายเออร์ BJT อาจสูงกว่ามากเมื่อเทียบกับ FET

โดยทั่วไปแล้ว FET มีความยืดหยุ่นทางความร้อนมากกว่า BJT และมักมีขนาดโครงสร้างที่เล็กกว่าเมื่อเทียบกับ BJT ซึ่งทำให้เหมาะสำหรับการฝังเป็นวงจรรวม (I_ค)ชิป

ในทางกลับกันลักษณะโครงสร้างของ FET บางชนิดสามารถทำให้พวกเขามีความไวต่อการสัมผัสทางกายภาพมากกว่า BJT

ความสัมพันธ์ของ BJT / JFET เพิ่มเติม

• สำหรับ BJT V._พ.ศ.= 0.7 V เป็นปัจจัยสำคัญในการเริ่มวิเคราะห์การกำหนดค่า
• ในทำนองเดียวกันพารามิเตอร์ I_ช= 0 A เป็นสิ่งแรกที่ใช้ในการวิเคราะห์วงจร JFET
• สำหรับการกำหนดค่า BJT I_ขมักเป็นปัจจัยแรกที่จำเป็นในการพิจารณา
• ในทำนองเดียวกันสำหรับ JFET โดยทั่วไปจะเป็น V_GS.

ในบทความนี้เราจะพูดถึง JFETs หรือทรานซิสเตอร์เอฟเฟกต์ฟิลด์ทางแยกในบทความถัดไปเราจะพูดคุยเกี่ยวกับทรานซิสเตอร์ฟิลด์เอฟเฟตต์หรือ MOS-FET ของโลหะออกไซด์ - เซมิคอนดักเตอร์หรือ MOS-FET

การก่อสร้างและลักษณะเฉพาะของ JFETs

อย่างที่เราเรียนรู้ earliet JFET มี 3 ลีด หนึ่งในนั้นควบคุมการไหลของกระแสระหว่างอีกสองตัว

เช่นเดียวกับ BJT ใน JFET เช่นกันอุปกรณ์ n-channel จะถูกใช้อย่างเด่นชัดกว่าอุปกรณ์ p-channel เนื่องจากอุปกรณ์ n มีแนวโน้มที่จะมีประสิทธิภาพและเป็นมิตรกับผู้ใช้มากกว่าเมื่อเทียบกับอุปกรณ์ p

ในรูปต่อไปนี้เราจะเห็นโครงสร้างพื้นฐานหรือโครงสร้างของ n-channel JFET เราจะเห็นว่าองค์ประกอบประเภท n สร้างช่องสัญญาณหลักในเลเยอร์ประเภท p

ส่วนบนของช่องชนิด n เชื่อมต่อผ่านหน้าสัมผัส Ohmic กับ termnal ชื่อท่อระบายน้ำ (D) ในขณะที่ส่วนล่างของช่องเดียวกันยังเชื่อมต่อผ่านหน้าสัมผัส Ohmic กับเทอร์มินัลอื่นที่ชื่อแหล่งที่มา (S)

วัสดุประเภท p สองชนิดเชื่อมต่อกันด้วยเทอร์มินัลที่เรียกว่าประตู (G) โดยพื้นฐานแล้วเราพบว่าท่อระบายน้ำและขั้วต้นทางเชื่อมต่อกับปลายช่องประเภท n ขั้วประตูเชื่อมต่อกับวัสดุ p-channel คู่หนึ่ง

เมื่อไม่มีแรงดันไฟฟ้าที่ใช้กับ jfet จุดเชื่อมต่อ p-n สองตัวจะไม่มีเงื่อนไขการให้น้ำหนักใด ๆ ในสถานการณ์นี้มีพื้นที่พร่องบนแต่ละจุดเชื่อมต่อตามที่ระบุไว้ในรูปด้านบนซึ่งดูเหมือนพื้นที่ไดโอด p-n ที่ไม่มีการให้น้ำหนัก

การเปรียบเทียบน้ำ

การทำงานและการควบคุมการทำงานของ JFET สามารถเข้าใจได้ผ่านการเปรียบเทียบน้ำต่อไปนี้

ที่นี่แรงดันน้ำสามารถเปรียบเทียบกับขนาดแรงดันไฟฟ้าที่ใช้จากท่อระบายน้ำไปยังแหล่งกำเนิด

การไหลของน้ำสามารถเปรียบเทียบได้กับการไหลของอิเล็กตรอน ปากก๊อกเลียนแบบขั้วต้นทางของ JFET ในขณะที่ส่วนบนของก๊อกน้ำที่ถูกบังคับแสดงถึงท่อระบายน้ำของ JFET

ปุ่มหมุนทำหน้าที่เหมือนประตูของ JFET ด้วยความช่วยเหลือของศักยภาพอินพุตจะควบคุมการไหลของอิเล็กตรอน (ประจุ) จากท่อระบายน้ำไปยังแหล่งกำเนิดเช่นเดียวกับที่ลูกบิดก๊อกควบคุมการไหลของน้ำที่ปากเปิด

จากโครงสร้าง JFET เราจะเห็นว่าท่อระบายน้ำและขั้วต้นทางอยู่ที่ปลายอีกด้านของ n-channel และเนื่องจากคำศัพท์นั้นขึ้นอยู่กับการไหลของอิเล็กตรอนเราสามารถเขียนได้:

V_GS= 0 โวลต์, โวลต์_DSค่าบวกบางอย่าง

ในรูปที่ 5.4 เราจะเห็นแรงดันไฟฟ้าบวก V_DSนำไปใช้กับ n-channel เทอร์มินัลประตูเชื่อมต่อโดยตรงกับแหล่งที่มาเพื่อสร้างเงื่อนไข V_GS= 0V. สิ่งนี้ทำให้เกตและเทอร์มินัลต้นทางมีศักยภาพเท่ากันและส่งผลให้พื้นที่การพร่องของวัสดุ p แต่ละชิ้นมีค่าต่ำสุดตามที่เราเห็นในแผนภาพแรกด้านบนโดยไม่มีเงื่อนไขที่มีอคติ

ทันทีที่แรงดันไฟฟ้า V_DD(= V_DS) ถูกนำไปใช้อิเล็กตรอนจะถูกดึงไปที่ขั้วท่อระบายน้ำทำให้เกิดการไหลของ ID ปัจจุบันตามที่ระบุในรูปที่ 5.4

ทิศทางของการไหลของประจุแสดงให้เห็นว่าท่อระบายน้ำและกระแสแหล่งจ่ายมีขนาดเท่ากัน (I_ง= ฉัน_ส). ตามเงื่อนไขที่แสดงในรูปที่ 5.4 การไหลของประจุมีลักษณะไม่ จำกัด และได้รับผลกระทบจากความต้านทานของ n-channel ระหว่างท่อระบายน้ำและแหล่งกำเนิดเท่านั้น

คุณอาจสังเกตว่าบริเวณการพร่องนั้นใหญ่กว่ารอบ ๆ ส่วนบนของวัสดุประเภท p ทั้งสอง ความแตกต่างของขนาดของภูมิภาคนี้อธิบายได้อย่างดีเยี่ยมผ่านรูปที่ 5.5 ลองนึกภาพว่ามีความต้านทานสม่ำเสมอใน n-channel ซึ่งสามารถแบ่งได้ตามส่วนที่ระบุในรูปที่ 5.5

ปัจจุบัน I_งอาจสร้างช่วงแรงดันไฟฟ้าผ่านช่องดังที่ระบุไว้ในรูปเดียวกัน เป็นผลให้พื้นที่ด้านบนของวัสดุประเภท p จะมีความเอนเอียงแบบย้อนกลับโดยระดับประมาณ 1.5 V โดยพื้นที่ด้านล่างจะมีอคติย้อนกลับเพียง 0.5 V

จุดที่ทางแยก p-n มีความเอนเอียงแบบย้อนกลับตลอดทั้งช่องทำให้เกิดกระแสเกตที่มีค่าแอมแปร์เป็นศูนย์ดังที่แสดงในรูปเดียวกัน ลักษณะนี้ซึ่งนำไปสู่ ​​I_ช= 0 A เป็นลักษณะสำคัญของ JFET

เป็น V_DSศักยภาพเพิ่มขึ้นจาก 0 เป็นโวลต์บางส่วนกระแสเพิ่มขึ้นตามกฎของโอห์มและพล็อตของ I_งบรรทัดที่ 5_DSสามารถดูได้ตามที่พิสูจน์แล้วในรูปที่ 5.6

ความตรงเชิงเปรียบเทียบของการพล็อตแสดงให้เห็นว่าสำหรับพื้นที่ที่มีค่าต่ำของ V_DSโดยทั่วไปความต้านทานจะสม่ำเสมอ เป็น V_DSเพิ่มขึ้นและใกล้ถึงระดับที่เรียกว่า VP ในรูปที่ 5.6 บริเวณการพร่องจะกว้างขึ้นตามที่ระบุในรูปที่ 5.4

ซึ่งส่งผลให้ความกว้างของช่องสัญญาณลดลงอย่างเห็นได้ชัด เส้นทางการนำที่ลดลงนำไปสู่การเพิ่มขึ้นของความต้านทานที่ก่อให้เกิดเส้นโค้งของรูปที่ 5.6

ยิ่งเส้นโค้งอยู่ในแนวนอนมากเท่าใดความต้านทานก็จะยิ่งสูงขึ้นซึ่งแสดงว่าความต้านทานกำลังเข้าหาโอห์ม“ ไม่สิ้นสุด” ในพื้นที่แนวนอน เมื่อ V_DSเพิ่มขึ้นจนถึงระดับที่ดูเหมือนว่าพื้นที่พร่องทั้งสองอาจ 'ติดต่อ' ดังที่แสดงในรูปที่ 5.7 ทำให้เกิดสถานการณ์ที่เรียกว่าการบีบออก

จำนวนเงินที่ V_DSพัฒนาสถานการณ์นี้เรียกว่า หยิกออก แรงดันไฟฟ้าและเป็นสัญลักษณ์โดย V_ปตามที่นำเสนอในรูปที่ 5.6 โดยทั่วไปคำว่า pinch-off นั้นทำให้เข้าใจผิดเพราะมีความหมายถึง I ในปัจจุบัน_งถูก 'บีบออก' และตกลงไปที่ 0 A ดังที่พิสูจน์แล้วในรูปที่ 5.6 สิ่งนี้แทบจะไม่ปรากฏชัดในกรณีนี้ ผม_งยังคงรักษาระดับความอิ่มตัวไว้โดยมีลักษณะเป็น I_DSSในรูปที่ 5.6.

ความจริงก็คือช่องสัญญาณน้อยมากที่ยังคงมีอยู่โดยมีความเข้มข้นสูงมาก

จุดที่ ID ไม่หลุดที่ หยิกออก และรักษาระดับความอิ่มตัวตามที่ระบุในรูปที่ 5.6 ได้รับการยืนยันด้วยหลักฐานต่อไปนี้:

เนื่องจากไม่มีกระแสระบายช่วยขจัดความเป็นไปได้ของระดับศักย์ที่หลากหลายผ่านวัสดุ n-channel เพื่อกำหนดปริมาณอคติย้อนกลับที่เปลี่ยนแปลงตามทางแยก p-n ผลลัพธ์สุดท้ายคือการสูญเสียการกระจายขอบเขตการพร่องที่ทริกเกอร์ หยิกออก จะเริ่มต้นด้วย.

เมื่อเราเพิ่ม V_DSเหนือ V_ปพื้นที่สัมผัสใกล้ชิดที่พื้นที่พร่องทั้งสองจะพบกันมีความยาวเพิ่มขึ้นตามช่อง อย่างไรก็ตามระดับ ID ยังคงไม่เปลี่ยนแปลงเป็นหลัก

ดังนั้นช่วงเวลาที่ V_DSสูงกว่า V_นJFET ได้รับคุณสมบัติของแหล่งที่มาปัจจุบัน

ตามที่พิสูจน์แล้วในรูปที่ 5.8 กระแสใน JFET ถูกกำหนดที่ I_ง= ฉัน_DSSแต่แรงดันไฟฟ้า V._DSสูงกว่า VP ที่กำหนดโดยโหลดที่เชื่อมต่อ

การเลือกสัญกรณ์ IDSS ขึ้นอยู่กับข้อเท็จจริงที่ว่าเป็นกระแส Drain to Source ที่มีลิงค์ลัดวงจรข้ามเกตไปยังต้นทาง

การตรวจสอบเพิ่มเติมทำให้เราได้รับการประเมินดังต่อไปนี้:

ผม_DSSเป็นกระแสระบายสูงสุดสำหรับ JFET และกำหนดโดยเงื่อนไข V_GS= 0 V และ V_DS> | รองประธาน |.

สังเกตว่าในรูป 5.6 V._GSคือ 0V สำหรับการยืดเส้นโค้งที่สมบูรณ์ ในส่วนต่อไปนี้เราจะเรียนรู้ว่าแอตทริบิวต์รูปที่ 5.6 ได้รับอิทธิพลอย่างไรเมื่อระดับ V_GSมีความหลากหลาย

V_GS <0V

แรงดันไฟฟ้าที่ใช้ทั่วประตูและแหล่งจ่ายมีความหมายว่า VGS ซึ่งมีหน้าที่ควบคุมการทำงานของ JFET

ถ้าเรายกตัวอย่าง BJT เช่นเดียวกับเส้นโค้งของ I_คเทียบกับ V_นี้ถูกกำหนดสำหรับระดับต่างๆของ I_ขเช่นเดียวกับเส้นโค้งของ I_งเทียบกับ V_DSสำหรับระดับต่างๆของ V_GSสามารถสร้างขึ้นสำหรับคู่ค้า JFET

สำหรับสิ่งนี้เทอร์มินัลประตูถูกตั้งไว้ที่ศักย์ต่ำอย่างต่อเนื่องต่ำกว่าระดับศักยภาพของแหล่งกำเนิด

อ้างถึงรูปที่ 5.9 ด้านล่าง -1V จะถูกนำไปใช้กับขั้วประตู / ต้นทางสำหรับ V ที่ลดลง_DSระดับ.

วัตถุประสงค์ของอคติเชิงลบที่อาจเกิดขึ้น V_GSคือการพัฒนาพื้นที่พร่องที่คล้ายกับสถานการณ์ของ V_GS= 0 แต่ที่ V ลดลงอย่างมีนัยสำคัญ_DS.

สิ่งนี้ทำให้ประตูถึงจุดอิ่มตัวด้วยระดับ V ที่ต่ำกว่า_DSดังแสดงในรูปที่ 5.10 (V_GS= -1V)

ระดับอิ่มตัวที่สอดคล้องกันสำหรับ I_งสามารถพบได้ว่าลดลงและลดลงเป็น V_GSถูกทำให้เป็นลบมากขึ้น

คุณสามารถเห็นได้อย่างชัดเจนในรูปที่ 5.10 ว่าแรงดันไฟฟ้าที่ดึงออกมามีผลต่อการลดลงอย่างไรโดยมีรูปทรงพาราโบลาเป็น V_GSติดลบมากขึ้นเรื่อย ๆ

ในที่สุดเมื่อ V_GS= -V_นมันได้รับค่าลบเพียงพอที่จะสร้างระดับความอิ่มตัวซึ่งในที่สุดก็คือ 0 mA ในระดับนี้ JFET จะ 'ปิด' อย่างสมบูรณ์

ระดับของ V._GSซึ่งเป็นสาเหตุให้ฉัน_งถึง 0 mA มีลักษณะเป็น V_GS= V_ปโดยที่ V_ปเป็นแรงดันไฟฟ้าลบสำหรับอุปกรณ์ n-channel และแรงดันไฟฟ้าบวกสำหรับ p-channel JFETs

โดยทั่วไปคุณอาจพบเอกสารข้อมูล JFET ส่วนใหญ่แสดงอยู่ หยิกออก แรงดันไฟฟ้าระบุเป็น V_{GS (ปิด)}แทน V_ป.

พื้นที่ทางด้านขวามือของตำแหน่งการบีบนิ้วในรูปด้านบนเป็นสถานที่ที่ใช้ตามปกติในแอมพลิฟายเออร์เชิงเส้นเพื่อให้ได้สัญญาณที่ไม่ผิดเพี้ยน ภูมิภาคนี้โดยทั่วไปเรียกว่า กระแสคงที่ความอิ่มตัวหรือขอบเขตการขยายเชิงเส้น

ตัวต้านทานแบบควบคุมแรงดันไฟฟ้า

พื้นที่ซึ่งอยู่ทางด้านซ้ายของตำแหน่งที่หยิกในรูปเดียวกันเรียกว่า ภูมิภาคโอห์มมิกหรือพื้นที่ต้านทานที่ควบคุมด้วยแรงดันไฟฟ้า

ในภูมิภาคนี้อุปกรณ์สามารถทำงานเป็นตัวต้านทานแบบแปรผันได้ (ตัวอย่างเช่นในแอปพลิเคชันการควบคุมอัตราขยายอัตโนมัติ) โดยมีการควบคุมความต้านทานผ่านศักยภาพประตู / แหล่งที่ใช้

คุณจะเห็นว่าความชันของแต่ละเส้นโค้งซึ่งแสดงถึงความต้านทานท่อระบายน้ำ / แหล่งที่มาของ JFET สำหรับ V_DS ปเป็นฟังก์ชันของ V ที่ใช้_GSศักยภาพ.

ในขณะที่เราทำให้ VGS สูงขึ้นด้วยศักยภาพเชิงลบความชันของแต่ละเส้นโค้งจะมีแนวนอนมากขึ้นเรื่อย ๆ โดยแสดงระดับแนวต้านที่เพิ่มขึ้นตามสัดส่วน

เราสามารถหาค่าประมาณเริ่มต้นที่ดีกับระดับความต้านทานเทียบกับแรงดันไฟฟ้า VGS ผ่านสมการต่อไปนี้

p-Channel JFET ทำงาน

โครงร่างภายในและโครงสร้างของ JFET p-channel นั้นเหมือนกันอย่างแม่นยำกับคู่ของ n-channel ยกเว้นว่าพื้นที่วัสดุประเภท p และ n จะกลับด้านดังที่แสดงด้านล่าง:

ทิศทางของการไหลของกระแสสามารถมองเห็นได้ในลักษณะย้อนกลับพร้อมกับขั้วที่แท้จริงของแรงดันไฟฟ้า VGS และ VDS ในกรณีของ p-channel JFET ช่องสัญญาณจะถูก จำกัด เพื่อตอบสนองต่อการเพิ่มศักยภาพเชิงบวกในประตู / แหล่งที่มา

สัญกรณ์ที่มีตัวห้อยคู่สำหรับ V_DSจะทำให้เกิดแรงดันลบสำหรับ V_DSดังแสดงในลักษณะของรูปที่ 5.12 ที่นี่คุณจะพบ I_DSSที่ 6 mA ในขณะที่แรงดันไฟฟ้าแบบหนีบที่ V_GS= + 6V.

โปรดอย่างงงวยเนื่องจากมีเครื่องหมายลบสำหรับเจ้า V_DS. เพียงแค่บ่งชี้ว่าแหล่งที่มามีศักยภาพสูงกว่าท่อระบายน้ำ

คุณจะเห็นว่าเส้นโค้งสำหรับ V สูง_DSระดับจะเพิ่มขึ้นทันทีเป็นค่าที่ดูไม่ จำกัด การเพิ่มขึ้นที่ระบุซึ่งเป็นแนวตั้งเป็นสัญลักษณ์ของสถานการณ์การพังทลายซึ่งหมายความว่ากระแสไฟฟ้าผ่านอุปกรณ์ช่องสัญญาณจะถูกควบคุมโดยวงจรภายนอกทั้งหมด ณ เวลานี้

แม้ว่าจะไม่ปรากฏในรูปที่ 5.10 สำหรับอุปกรณ์ n-channel แต่อาจเป็นไปได้ภายใต้แรงดันไฟฟ้าที่สูงเพียงพอ

ภูมิภาคนี้สามารถถูกกำจัดได้หาก V_{DS (สูงสุด)}สังเกตจากแผ่นข้อมูลของอุปกรณ์และอุปกรณ์ได้รับการกำหนดค่าให้เป็น V จริง_DSค่าต่ำกว่าค่าที่ระบุไว้สำหรับ V ใด ๆ_GS.