การวิเคราะห์โหลดไลน์ในวงจร BJT

ลองใช้เครื่องมือของเราเพื่อกำจัดปัญหา





จนถึงตอนนี้เราได้ศึกษาการวิเคราะห์ BJT โดยขึ้นอยู่กับระดับของβมากกว่าที่เกี่ยวข้อง จุดปฏิบัติการ (Q-point) . ในการสนทนานี้เราจะตรวจสอบว่าเงื่อนไขของวงจรที่กำหนดสามารถช่วยในการกำหนดช่วงของจุดปฏิบัติการหรือจุด Q ที่เป็นไปได้อย่างไรและในการสร้างจุด Q จริง

Load Line Analysis คืออะไร

ในระบบอิเล็กทรอนิกส์ใด ๆ โหลดที่ใช้กับอุปกรณ์เซมิคอนดักเตอร์โดยทั่วไปจะส่งผลกระทบอย่างมีนัยสำคัญต่อจุดการทำงานหรือพื้นที่การทำงานของอุปกรณ์



หากการวิเคราะห์ดำเนินการผ่านการวาดกราฟเราจะสามารถลากเส้นตรงตามลักษณะของอุปกรณ์เพื่อสร้างภาระที่ใช้ จุดตัดของเส้นโหลดที่มีลักษณะของอุปกรณ์สามารถใช้เพื่อกำหนดจุดทำงานหรือจุด Q ของอุปกรณ์ การวิเคราะห์ประเภทนี้มีเหตุผลชัดเจนเรียกว่าการวิเคราะห์แบบโหลดไลน์

วิธีการใช้งานการวิเคราะห์โหลดไลน์

วงจรที่แสดงในรูปที่ 4.11 ต่อไปนี้ (a) กำหนดสมการเอาต์พุตซึ่งให้ความสัมพันธ์ระหว่างตัวแปร IC และ VCE ดังที่แสดงด้านล่าง:



VCE = VCC - ICRC (4.12)

อีกวิธีหนึ่งลักษณะเอาต์พุตของทรานซิสเตอร์ดังที่แสดงในแผนภาพ (b) ด้านบนยังให้ความสัมพันธ์ระหว่างตัวแปรทั้งสอง IC และ VCE

สิ่งนี้ช่วยให้เราได้สมการตามแผนภาพวงจรและช่วงของคุณลักษณะต่างๆผ่านการแสดงภาพกราฟิกซึ่งทำงานร่วมกับตัวแปรที่คล้ายคลึงกัน

ผลลัพธ์ทั่วไปจากทั้งสองถูกกำหนดขึ้นเมื่อข้อ จำกัด ที่กำหนดโดยพวกเขาสำเร็จพร้อมกัน

อีกทางเลือกหนึ่งอาจเข้าใจได้ว่าเป็นวิธีแก้ปัญหาที่ทำได้จากสมการพร้อมกันสองสมการโดยที่หนึ่งถูกตั้งค่าด้วยความช่วยเหลือของแผนภาพวงจรในขณะที่อีกอันมาจากลักษณะแผ่นข้อมูล BJT

ในรูปที่ 4.11b เราสามารถเห็นลักษณะ IC เทียบกับ VCE ของ BJT ดังนั้นตอนนี้เราสามารถซ้อนเส้นตรงที่อธิบายโดย Eq (4.12) เหนือคุณสมบัติได้

วิธีที่ง่ายที่สุดในการติดตาม Eq (4.12) เหนือคุณสมบัติสามารถดำเนินการได้โดยกฎที่บอกว่าเส้นตรงใด ๆ ถูกกำหนดโดยจุดสองจุดที่แตกต่างกัน

เมื่อเลือก IC = 0mA เราจะพบว่าแกนนอนกลายเป็นเส้นที่จุดใดจุดหนึ่งยึดตำแหน่ง

นอกจากนี้โดยการแทนที่ IC = 0mA ใน Eq (4.12) เราจะได้รับ:

สิ่งนี้กำหนดจุดใดจุดหนึ่งสำหรับเส้นตรงดังที่ระบุในรูปที่ 4.12 ด้านล่าง:

ทีนี้ถ้าเราเลือก VCE = 0V สิ่งนี้จะตั้งค่าแกนแนวตั้งเป็นเส้นที่จุดที่สองของเรารับตำแหน่ง ด้วยสถานการณ์เช่นนี้ตอนนี้เราสามารถพบว่า IC สามารถประเมินได้ด้วยสมการต่อไปนี้

ซึ่งสามารถเห็นได้อย่างชัดเจนในรูปที่ 4.12

โดยการเชื่อมต่อทั้งสองจุดตามที่ Eqs กำหนด (4.13) และ (4.14) เส้นตรงที่กำหนดโดย Eq 4.12 สามารถวาดได้

เส้นนี้ตามที่เห็นในกราฟรูปที่ 4.12 ได้รับการยอมรับว่าเป็น โหลดบรรทัด เนื่องจากมีลักษณะเป็นตัวต้านทานโหลด RC

ด้วยการแก้ระดับ IB ที่กำหนดขึ้นสามารถแก้ไขจุด Q จริงได้ดังแสดงในรูปที่ 4.12

หากเราเปลี่ยนขนาดของ IB โดยการเปลี่ยนค่า RB เราจะพบว่าจุด Q เลื่อนไปทางขึ้นหรือลงตลอดแนวโหลดดังที่แสดงในรูปที่ 4.13


หากเรารักษา VCC ให้คงที่และเปลี่ยนเฉพาะค่าของ RC เราจะพบการเปลี่ยนสายโหลดตามที่ระบุในรูปที่ 4.14

ถ้าเรารักษา IB ให้คงที่เราจะพบว่าจุด Q เปลี่ยนตำแหน่งตามที่ระบุในรูปที่ 4.14 เดียวกันและถ้าเรารักษาค่าคงที่ของ RC และแปรผันเฉพาะ VCC เราจะเห็นสายโหลดเคลื่อนที่ดังแสดงในรูปที่ 4.15

การแก้ตัวอย่างการวิเคราะห์เส้นโหลดเชิงปฏิบัติ

อ้างอิง: https://en.wikipedia.org/wiki/Load_line_(electronics)




ก่อนหน้านี้: กฎของโอห์ม / กฎหมายของ Kirchhoff โดยใช้สมการเชิงอนุพันธ์ลำดับที่หนึ่งเชิงเส้น ถัดไป: วงจรไบแอส BJT ที่เสถียรของ Emitter