บทนำสู่วงจรรวมเฉพาะแอปพลิเคชัน (ASIC)

ในชีวิตประจำวันของเราเราได้พบกับอุปกรณ์อิเล็กทรอนิกส์ประเภทต่างๆ หนึ่งในเทคโนโลยีที่นำมาซึ่งการปฏิวัติการผลิตอุปกรณ์อิเล็กทรอนิกส์คือ“ วงจรรวม “. เทคโนโลยีนี้ช่วยลดขนาดของผลิตภัณฑ์อิเล็กทรอนิกส์โดยการเพิ่มความหนาแน่นของ ประตูตรรกะ ต่อชิป วันนี้เรามี IC’s ประเภทต่างๆและการกำหนดค่าต่างๆ จากที่เราสังเกตรอบ ๆ เราพบว่า IC บางตัวสามารถใช้กับแอพพลิเคชั่นเฉพาะหนึ่งตัวเท่านั้นในขณะที่ IC บางตัวสามารถตั้งโปรแกรมใหม่และใช้สำหรับแอพพลิเคชั่นต่างๆได้ IC ประเภทนี้ถูกตั้งชื่อเป็น ASIC แต่มันแตกต่างกันอย่างไร? เป็นไปได้อย่างไรที่จะตั้งโปรแกรมใหม่ เหตุใด IC บางตัวจึงไม่สามารถตั้งโปรแกรมใหม่ได้ หวังว่าจะพบคำตอบสำหรับคำถามเหล่านี้

ASIC (วงจรรวมเฉพาะแอปพลิเคชัน) คืออะไร?

ASIC เต็มรูปแบบคือ วงจรรวมเฉพาะแอปพลิเคชัน วงจรเหล่านี้เป็นวงจรเฉพาะของแอพพลิเคชั่นเช่น. ICs ที่ออกแบบมาเฉพาะสำหรับแอปพลิเคชันเฉพาะ สิ่งเหล่านี้มักได้รับการออกแบบจากระดับรูทตามความต้องการของแอปพลิเคชันเฉพาะ บางส่วนของพื้นฐาน ตัวอย่างวงจรรวมเฉพาะแอปพลิเคชัน เป็นชิปที่ใช้ในของเล่นชิปที่ใช้สำหรับเชื่อมต่อหน่วยความจำและไมโครโปรเซสเซอร์เป็นต้น ... ชิปเหล่านี้สามารถใช้ได้กับแอพพลิเคชั่นเดียวที่ออกแบบมา สันนิษฐานเหล่านี้ ประเภทของ IC เป็นที่ต้องการสำหรับผลิตภัณฑ์ที่มีการผลิตจำนวนมากเท่านั้น เนื่องจาก ASIC ได้รับการออกแบบจากระดับรากจึงมีต้นทุนสูงและแนะนำสำหรับการผลิตในปริมาณมากเท่านั้น

ข้อได้เปรียบหลักของ ASIC คือขนาดชิปที่ลดลงเนื่องจากหน่วยการทำงานจำนวนมากของวงจรสร้างขึ้นจากชิปตัวเดียว ASIC สมัยใหม่โดยทั่วไปจะมี 32 บิต ไมโครโปรเซสเซอร์ , บล็อกหน่วยความจำ, วงจรเครือข่าย ฯลฯ ... ASIC ประเภทนี้เรียกว่า ระบบบนชิป . ด้วยการพัฒนาเทคโนโลยีการผลิตและการวิจัยที่เพิ่มขึ้นในวิธีการออกแบบ ASICs ที่มีระดับการปรับแต่งที่แตกต่างกันได้รับการพัฒนา

ประเภทของ ASIC

ASIC แบ่งตามจำนวนการปรับแต่งที่โปรแกรมเมอร์ได้รับอนุญาตให้ทำบนชิป

ประเภทของ ASIC

กำหนดเองเต็มรูปแบบ

ในการออกแบบประเภทนี้เซลล์ลอจิกทั้งหมดได้รับการปรับแต่งสำหรับการใช้งานเฉพาะเช่น นักออกแบบจะต้องสร้างเซลล์ลอจิกสำหรับวงจรโดยเฉพาะ เลเยอร์มาสก์ทั้งหมดสำหรับการเชื่อมต่อได้รับการปรับแต่ง ดังนั้นโปรแกรมเมอร์จึงไม่สามารถเปลี่ยนการเชื่อมต่อระหว่างกันของชิปได้และในขณะที่เขียนโปรแกรมเขาจะต้องระวังเค้าโครงวงจร

หนึ่งในตัวอย่างที่ดีที่สุดของ ASIC แบบกำหนดเองแบบเต็มคือไมโครโปรเซสเซอร์ การปรับแต่งประเภทนี้ช่วยให้นักออกแบบสามารถสร้างวงจรอะนาล็อกต่างๆเซลล์หน่วยความจำที่ดีที่สุดหรือโครงสร้างเชิงกลบน IC ตัวเดียว ASIC นี้มีค่าใช้จ่ายสูงและใช้เวลานานมากในการผลิตและออกแบบ ใช้เวลาในการออกแบบ ICs เหล่านี้ประมาณแปดสัปดาห์

สิ่งเหล่านี้มักมีไว้สำหรับการใช้งานระดับสูง ประสิทธิภาพสูงสุดพื้นที่ย่อส่วนและความยืดหยุ่นสูงสุดเป็นคุณสมบัติหลักของการออกแบบที่กำหนดเองทั้งหมด ในที่สุดความเสี่ยงก็สูงในการออกแบบเนื่องจากเซลล์ลอจิกตัวต้านทาน ฯลฯ ... องค์ประกอบวงจรที่ใช้จะไม่ผ่านการทดสอบ

กึ่งกำหนดเอง

ในเซลล์ตรรกะการออกแบบประเภทนี้นำมาจากไลบรารีมาตรฐานเช่น. พวกเขาไม่ได้ทำด้วยมือเช่นเดียวกับการออกแบบที่กำหนดเองทั้งหมด มาสก์บางแบบได้รับการปรับแต่งในขณะที่บางส่วนนำมาจากไลบรารีที่ออกแบบไว้ล่วงหน้า ตามประเภทของเซลล์ลอจิกที่นำมาจากไลบรารีและจำนวนการปรับแต่งที่อนุญาตสำหรับการเชื่อมต่อระหว่างกัน ASIC เหล่านี้แบ่งออกเป็นสองประเภท - ASIC ที่ใช้เซลล์มาตรฐานและ ASIC ที่ใช้เกต

1). ASIC แบบเซลล์มาตรฐาน

หากต้องการทราบ IC เหล่านี้ก่อนอื่นให้เราเข้าใจว่าไลบรารีเซลล์มาตรฐานหมายถึงอะไร บางส่วนของเซลล์ลอจิกเช่น และประตูหรือประตู , มัลติเพล็กเซอร์, รองเท้าแตะ ได้รับการออกแบบไว้ล่วงหน้าโดยนักออกแบบโดยใช้การกำหนดค่าต่างๆจัดทำมาตรฐานและจัดเก็บในรูปแบบของไลบรารี คอลเลกชันนี้เรียกว่าไลบรารีเซลล์มาตรฐาน

ASIC ที่ใช้เซลล์มาตรฐาน

ในเซลล์มาตรฐานจะใช้เซลล์ตรรกะ ASIC จากไลบรารีมาตรฐานเหล่านี้ บนพื้นที่เซลล์มาตรฐานชิป ASIC หรือบล็อกแบบยืดหยุ่นประกอบด้วยเซลล์มาตรฐานที่จัดเรียงในรูปแบบของแถว พร้อมกับบล็อกเมกะเซลล์ที่ยืดหยุ่นเหล่านี้เช่นไมโครคอนโทรลเลอร์หรือแม้แต่ไมโครโปรเซสเซอร์ก็ใช้บนชิป เซลล์ขนาดใหญ่เหล่านี้เรียกอีกอย่างว่าฟังก์ชัน Mega, มาโครระดับระบบ, บล็อกคงที่, บล็อกมาตรฐานการทำงาน

รูปด้านบนแสดงเซลล์มาตรฐาน ASIC ที่มีพื้นที่เซลล์มาตรฐานเดียวและสี่บล็อกคงที่ มีการปรับแต่งเลเยอร์มาสก์ ที่นี่นักออกแบบสามารถวางเซลล์มาตรฐานไว้ที่ใดก็ได้บนแม่พิมพ์ สิ่งเหล่านี้เรียกอีกอย่างว่า C-BIC

2). Gate Array ตาม ASIC

ASIC กึ่งกำหนดเองประเภทนี้ได้กำหนดไว้ล่วงหน้า ทรานซิสเตอร์ บนเวเฟอร์ซิลิกอนเช่น ผู้ออกแบบไม่สามารถเปลี่ยนตำแหน่งของทรานซิสเตอร์ที่อยู่บนแม่พิมพ์ได้ อาร์เรย์ฐานเป็นรูปแบบที่กำหนดไว้ล่วงหน้าของอาร์เรย์ประตูและเซลล์ฐานเป็นเซลล์ซ้ำที่เล็กที่สุดของอาร์เรย์ฐาน

ผู้ออกแบบมีความรับผิดในการเปลี่ยนการเชื่อมต่อระหว่างทรานซิสเตอร์โดยใช้ชั้นโลหะสองสามชั้นแรกของแม่พิมพ์ ผู้ออกแบบเลือกจากไลบรารีอาร์เรย์ประตู สิ่งเหล่านี้มักเรียกว่า Masked Gate Array Gate Array Based ASIC มีสามประเภท พวกเขาคือ Channeled Gate Array, Channel less gate array และ Structured gate array

ก). ช่องประตูอาร์เรย์

ในเกตอาเรย์ประเภทนี้พื้นที่เดินสายจะเหลือระหว่างแถวของทรานซิสเตอร์ สิ่งเหล่านี้คล้ายกับ CBIC เนื่องจากมีพื้นที่เหลือสำหรับการเชื่อมต่อระหว่างบล็อก แต่ในแถวเซลล์อาร์เรย์ประตูช่องจะได้รับการแก้ไขด้วยความสูงในขณะที่ CBIC สามารถปรับช่องว่างนี้ได้

Channeled Gate Array

คุณสมบัติหลักบางประการของอาร์เรย์ประตูนี้คือ - อาร์เรย์ประตูนี้ใช้ช่องว่างที่กำหนดไว้ล่วงหน้าระหว่างแถวสำหรับการเชื่อมต่อ เวลาในการผลิตคือสองวันถึงสองสัปดาห์

ข). ช่องอาร์เรย์ประตูน้อย

ไม่มีพื้นที่ว่างเหลือสำหรับการกำหนดเส้นทางระหว่างแถวของเซลล์ดังที่เห็นในอาร์เรย์เกตที่มีช่อง ที่นี่การกำหนดเส้นทางทำได้จากด้านบนเซลล์อาร์เรย์ประตูเนื่องจากเราสามารถปรับแต่งการเชื่อมต่อระหว่างโลหะ 1 และทรานซิสเตอร์ได้ สำหรับการกำหนดเส้นทางเราปล่อยให้ทรานซิสเตอร์วางอยู่ในเส้นทางของการกำหนดเส้นทางโดยไม่ได้ใช้ ระยะเวลาในการผลิตประมาณสองสัปดาห์

ช่องอาร์เรย์ประตูน้อย

ค). อาร์เรย์ประตูที่มีโครงสร้าง

เกตอาร์เรย์ประเภทนี้มีบล็อกฝังตัวพร้อมกับแถวเกทอาร์เรย์ดังที่เห็นด้านบน อาร์เรย์ประตูที่มีโครงสร้างมีประสิทธิภาพของพื้นที่สูงกว่าของ CBIC เช่นเดียวกับ Masked Gate Array เหล่านี้มีต้นทุนที่ต่ำกว่าและตอบสนองได้เร็วขึ้น ที่นี่ขนาดคงที่ของฟังก์ชันฝังตัวทำให้เกิดข้อ จำกัด ในอาร์เรย์เกตที่มีโครงสร้าง ตัวอย่างเช่นประตูอาร์เรย์นี้มีพื้นที่ที่สงวนไว้สำหรับคอนโทรลเลอร์ 32k บิต แต่ถ้าในแอปพลิเคชันเราต้องการพื้นที่สำหรับคอนโทรลเลอร์ 16k บิตเท่านั้นพื้นที่ที่เหลือจะสูญเปล่าอาร์เรย์ประตูทั้งหมดมีเวลาตอบสนองสองวันถึงสองสัปดาห์และ ทั้งหมดได้ปรับแต่งการเชื่อมต่อระหว่างกัน

อาร์เรย์ประตูที่มีโครงสร้าง

ASIC ที่ตั้งโปรแกรมได้

ASIC ที่ตั้งโปรแกรมได้มีสองประเภท พวกเขาคือ PLD และ FPGA

PLDs (อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้)

นี่คือเซลล์มาตรฐานที่พร้อมใช้งาน เราสามารถตั้งโปรแกรม PLD เพื่อปรับแต่งส่วนหนึ่งของแอปพลิเคชันได้ดังนั้นจึงถือว่าเป็น ASIC เราสามารถใช้วิธีการและซอฟต์แวร์ต่างๆเพื่อตั้งโปรแกรม PLD สิ่งเหล่านี้ประกอบด้วยเมทริกซ์ปกติของเซลล์ลอจิกที่มักจะตั้งโปรแกรมได้พร้อมกับฟลิปฟล็อปหรือสลัก ที่นี่มีการเชื่อมต่อระหว่างกันเป็นบล็อกขนาดใหญ่เพียงบล็อกเดียว
PROM เป็นตัวอย่างทั่วไปของ IC นี้ EPROM ใช้ทรานซิสเตอร์ MOS เป็นตัวเชื่อมต่อดังนั้นเราสามารถตั้งโปรแกรมได้โดยใช้แรงดันไฟฟ้าสูง PLD ไม่มีเซลล์ลอจิกแบบกำหนดเองหรือการเชื่อมต่อระหว่างกัน สิ่งเหล่านี้มีการตอบสนองการออกแบบที่รวดเร็ว

อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้

FPGAs (อาร์เรย์เกทที่ตั้งโปรแกรมฟิลด์ได้)

โดยที่ PLD มีลอจิกอาร์เรย์ที่ตั้งโปรแกรมได้เป็นเซลล์ลอจิก FPGA มีการจัดเรียงเหมือนประตูอาร์เรย์ PLD มีขนาดเล็กและซับซ้อนน้อยกว่า FPGA เนื่องจากความยืดหยุ่นและคุณสมบัติ FPGA จึงเข้ามาแทนที่ TTL ในระบบไมโครอิเล็กทรอนิกส์ การตอบสนองการออกแบบเพียงไม่กี่ชั่วโมง

อาร์เรย์เกทที่ตั้งโปรแกรมฟิลด์ได้

แกนกลางประกอบด้วยเซลล์ลอจิกพื้นฐานที่ตั้งโปรแกรมได้ซึ่งสามารถทำงานได้ทั้งสองอย่าง Combinational และ ลอจิกตามลำดับ . เราสามารถตั้งโปรแกรมเซลล์ลอจิกและเชื่อมต่อกันได้โดยใช้วิธีการบางอย่าง เซลล์ลอจิกพื้นฐานล้อมรอบด้วยเมทริกซ์ของการเชื่อมต่อระหว่างกันที่ตั้งโปรแกรมได้และแกนถูกล้อมรอบด้วยเซลล์ I / O ที่ตั้งโปรแกรมได้

FPGA มักจะประกอบด้วยบล็อกลอจิกที่กำหนดค่าได้, บล็อก I / O ที่กำหนดค่าได้, การเชื่อมต่อระหว่างกันที่ตั้งโปรแกรมได้, วงจรนาฬิกา, ALU, หน่วยความจำ, ตัวถอดรหัส

เราได้เห็น ASIC ประเภทต่างๆที่มีอยู่ ตอนนี้เรามาทำความเข้าใจเมื่อการปรับแต่งและการเชื่อมต่อระหว่างกันเสร็จสิ้นในระหว่างการผลิต

ขั้นตอนการออกแบบวงจรรวมเฉพาะแอปพลิเคชัน (ASIC)

การออกแบบ ASIC จะดำเนินการอย่างเป็นขั้นเป็นตอน ลำดับขั้นตอนนี้เรียกว่า การออกแบบ ASIC ไหล. ขั้นตอนของขั้นตอนการออกแบบแสดงไว้ในผังงานด้านล่าง

ขั้นตอนการออกแบบ ASIC

รายการออกแบบ: ในขั้นตอนนี้ไมโครสถาปัตยกรรมของการออกแบบจะถูกนำไปใช้โดยใช้ภาษาคำอธิบายฮาร์ดแวร์เช่น VHDL, Verilog และ System Verilog
การสังเคราะห์ตรรกะ: ในขั้นตอนนี้จะมีการใช้ netlist ของเซลล์ลอจิกประเภทของการเชื่อมต่อระหว่างกันและส่วนอื่น ๆ ทั้งหมดที่จำเป็นสำหรับแอปพลิเคชันจะถูกจัดเตรียมโดยใช้ HDL
การแบ่งระบบ: ในขั้นตอนนี้เราแบ่งแม่พิมพ์ที่มีขนาดใหญ่เป็นชิ้นขนาด ASIC
การจำลองก่อนเค้าโครง: ในขั้นตอนนี้จะทำการทดสอบการจำลองเพื่อตรวจสอบว่าการออกแบบมีข้อผิดพลาดหรือไม่
การวางผังพื้น: ในขั้นตอนนี้บล็อกของ netlist จะถูกจัดเรียงบนชิป
ตำแหน่ง: ในขั้นตอนนี้จะมีการกำหนดตำแหน่งของเซลล์ภายในบล็อก
เส้นทาง: ในขั้นตอนนี้การเชื่อมต่อจะถูกวาดขึ้นระหว่างบล็อกและเซลล์ การสกัด: ในขั้นตอนนี้เราจะกำหนดคุณสมบัติทางไฟฟ้าเช่นค่าความต้านทานและค่าความจุของการเชื่อมต่อระหว่างกัน
การจำลองหลังเค้าโครง: ก่อนที่จะส่งแบบจำลองสำหรับการผลิตการจำลองนี้จะดำเนินการเพื่อตรวจสอบว่าระบบทำงานได้อย่างถูกต้องพร้อมกับการเชื่อมต่อระหว่างกันหรือไม่

ตัวอย่างของ ASIC

เมื่อทราบถึงลักษณะที่แตกต่างกันของ ASIC แล้วให้เราดูตัวอย่างบางส่วนของ ASIC
ASIC ที่ใช้เซลล์มาตรฐาน: LCB 300k, 500k จาก LSI Logic Company, SIG1, 2, 3 ตระกูลจาก ABB Hafo Inc. , GCS90K ของ GCS Plessey
ผลิตภัณฑ์ Gate Array: AUA20K จาก Harris Semiconductor, SCX6Bxx จาก National Semiconductors, ตระกูล TGC / TEC จาก Texas Instruments
ผลิตภัณฑ์ PLD: ตระกูล PAL ของ Advanced Micro Devices ตระกูล GAL จาก Philips Semiconductors, XC7300 และ EPLD จาก XILINX
ผลิตภัณฑ์ FPGA: XC2000, XC3000, XC4000, XC5000 ซีรีส์จาก XILINX, pASIC1 ของ QuickLogic, MAX5000 จาก Altera

การใช้งาน ASIC

เอกลักษณ์ของ ASIC ได้ปฏิวัติวิธีการผลิตอุปกรณ์อิเล็กทรอนิกส์ สิ่งเหล่านี้ช่วยลดขนาดแม่พิมพ์ในขณะที่เพิ่มความหนาแน่นของ ประตูตรรกะ ต่อชิป โดยปกติ ASIC จะเป็นที่ต้องการสำหรับการใช้งานระดับสูง ชิป ASIC ใช้เป็นแกน IP สำหรับดาวเทียมการผลิต ROM ไมโครคอนโทรลเลอร์ และการใช้งานประเภทต่างๆในภาคการแพทย์และการวิจัย หนึ่งในแอพพลิเคชั่นที่ได้รับความนิยมของ ASIC คือ BITCOIN MINER

คนขุด Bitcoin

การขุด cryptocurrency ต้องใช้พลังงานที่มากขึ้นและฮาร์ดแวร์ความเร็วสูง ซีพียูสำหรับวัตถุประสงค์ทั่วไปไม่สามารถให้ความสามารถในการประมวลผลที่สูงกว่านี้ด้วยความเร็วสูง ASIC bitcoin miners เป็นชิปที่สร้างขึ้นในเมนบอร์ดที่ออกแบบมาเป็นพิเศษและ แหล่งจ่ายไฟ สร้างเป็นหน่วยเดียว เป็นฮาร์ดแวร์ที่ออกแบบมาโดยเฉพาะจนถึงระดับชิปสำหรับการขุด bitcoin หน่วยเหล่านี้สามารถดำเนินการอัลกอริทึมของสกุลเงินดิจิตอลเดียวเท่านั้น สำหรับสกุลเงินดิจิทัลประเภทอื่นที่น่าจะเป็นไปได้เราต้องการคนขุดแร่อื่น

ข้อดีและข้อเสียของ ASIC

ข้อดีของ ASIC รวมสิ่งต่อไปนี้

• • ASIC ขนาดเล็กทำให้เป็นตัวเลือกที่สูงสำหรับระบบขนาดใหญ่ที่ซับซ้อน

• • เนื่องจากวงจรจำนวนมากสร้างขึ้นบนชิปตัวเดียวจึงทำให้เกิดการใช้งานความเร็วสูง

• • ASIC ใช้พลังงานต่ำ

• • เนื่องจากเป็นระบบบนชิปจึงมีวงจรอยู่เคียงข้างกัน ดังนั้นจึงจำเป็นต้องมีการกำหนดเส้นทางน้อยที่สุดในการเชื่อมต่อวงจรต่างๆ
  • ASIC ไม่มีปัญหาเรื่องเวลาและการกำหนดค่าหลังการผลิต

ข้อเสียของ ASIC รวมสิ่งต่อไปนี้

• • เนื่องจากชิปเหล่านี้เป็นชิปแบบกำหนดเองจึงให้ความยืดหยุ่นในการเขียนโปรแกรมต่ำ

• • เนื่องจากชิปเหล่านี้ต้องได้รับการออกแบบจากระดับรากจึงมีต้นทุนต่อหน่วยสูง
  • ASIC มีเวลาในการทำตลาดมากขึ้น

ASIC กับ FPGA

ความแตกต่างระหว่าง ASIC และ FPGA มีดังต่อไปนี้

ดังนั้นทั้งหมดนี้เป็นข้อมูลเกี่ยวกับภาพรวมของ วงจรรวมเฉพาะแอปพลิเคชัน . การประดิษฐ์ของ ASIC ทำให้เกิดการเปลี่ยนแปลงอย่างมากในวิธีการใช้อุปกรณ์อิเล็กทรอนิกส์ เราใช้ ASIC ในชีวิตประจำวันในรูปแบบของการใช้งานต่างๆ คุณพบแอปพลิเคชันใดของ ASIC คุณเคยทำงานกับ ASIC ประเภทใด